做个四层PCB（four）PCB制作中的冲突总结
| 序号 | 选项 | 功能 |
| 1 | Rule violations count | 违反规则的数目 |
| 2 | Short-Circuit Constraint(Allowed= No)(All),(All) | 短线约束=不允许）（全部），（全部） |
| 3 | Un-routed net constraint((All)) | Un-routed净约束（所有） PCB线中这些线都没有连上，你把他们都连上就可以了。 |
| 4 | Clearance constraint(Gap=9mil)(All),(All) | 间隙约束（间隙=9mil）（全部），（全部） |
| 5 | Power plane connect rule（relief connect）（expansion=20mil）(conductor width=10mil)(air gap = 10mil)(entries=4)(All) | 功率平面连接规则（救济连接）（扩展=20mil）（导体宽=10mil）（气隙=10mil）（条目=4）（全部） |
| 6 | Width Constraint (Min=8mil) (Max=20mil) (Preferred=15mil) (A1l) | 宽度约束(Min = 8 mil)( Max= 20 mil)(优先15mi)(全部) 问题应该出在你没置和实际的冲突，你所设置的最小线宽是25mil,最大线宽也是25mil,默认线宽还是25mil，这本没错,但可能是你的某根GND线不是25mil,或者你用了覆铜，而覆铜的线条(Track Width)也不是25mil,所以才出错!建议在Design的Rule里设置一下Width Constraint的最大和最小线宽，调整到合适范围，就不会报错了。 |
| 7 | Height Constraint (Min=0mil) (Max=1000mil) (Prefered=500mil) (AlI) | 高度约束(Min = 0 mi)( Max = 1000 milD(优先= 500 mil)(全部) |
| 8 | Hole Size Constraint (Min=1mil) (Max=100mil) (All) | 孔尺寸约束（Min=1mil）(Max=150mil)（全部） 修改尺寸，设计孔大于你设置的规则的值 |
| 9 | Hole To Hole Clearance (Gap=6mil) (All),(All) | 洞孔间隙（间隙=6mil）（全部）（全部） 引脚安全间距问题，一般是封装的问题，如果确定封装没有问题，这个错误你可以忽略 |
| 10 | Minimum Solder Mask Sliver (Gap=1mil) (All),(All) | 最低焊接面罩银（间隙=1mil）（全部），（全部） 你的某个元件的焊盘间距大于1mil，你可以选择改规则或者把封装中的焊盘间距改大一点 |
| 11 | Silk To Solder Mask (Clearance=0mil) (IsPad),(All) | 丝印到阻焊的距离不足0Mail 解决方案：将规则中的Silk to solder Mask Clearance的勾去掉 或者将丝印往外拉一下，盖上丝印影响焊接 |
| 12 | Silk to Silk (Clearance=0mil) (All),(All) | 丝印到丝印（间隙=0mil）（全部）（全部） 两个丝印之间的距离太近，这个错误可以忽略 |
| 13 | Net Antennae (Tolerance=0mil) (All) | 网络天线（耐受=0mil）（全部） |
| 14 | Modified Polygon (Allow modified: No), (Allow shelved: No) | 丝网印刷在组件垫（许可=1mil）（全部）（全部） 顶层丝印与元件焊盘距离近（小于1mil）按D+R将规则中的Silscreen over component pads改小一点就可以了 |
| 15 | Silkscreen over component pads（Clearance=1mil）（All）（All） | |
| 16 | Component Clearance Constraint ..... Between Component | 说明元器件之间距离太小 解决方案：这个在Design-Rules-Placement-Component Clearance Constraint中把钩去掉，或设置成合适的值。有两个值是可以更改的，水平距离和垂直距离。 |
| 17 | Short-circuit constraint between track on toplayer and pad on toplayer | 这是因为你Toplayer的走线走到其他网络的焊盘上了，或者有其他网络的导线碎片残余在你的焊盘之下，前一种情况请将导线走开，后一种选择碎片导线删除即可解除错误. 当然也要注意是否是连线时，导线快捷键PT用成了PL，前者有电气属性。 |
| PCB规则及约束编辑器[mil] Design Rules | ||
| Electrical 电气设计 | Clearance（安全距离） Short-Circuit（短路） Un-Routed net（未布线网络） Un-Connected Pin（未连接管脚） Modified Polygon（修正多边形） | 安全距离：设置的是PCB电路板在不知同模导线是，组件焊盘和焊盘之间、焊盘he导线之间、导线和导线之间的最小的距离。 短路：是否允许电路中有导线交叉短路。Allow short circuit允许短路。 未布线网络：可以指定网络、检查网络布线是否成功，如果不成功，将保持用飞线连接。 未连接管脚：对指定的网络检查是否都联机了。 |
| Routing 布线设计 | Width（导线宽度） Routing topology（布线拓扑） Routing priority（布线优先级别） Routing layers（布线图） Routing corners（拐角） Routing via style（导孔） Fanout control Differential pairs routing | 导体宽度：有三个值可供设置，最大宽度、最佳宽度、最小宽度。 布线拓扑：拓扑规则是采用的布线的拓扑逻辑约束，AD中常用的布线约束为统计最短逻辑规则，用户可以根据具体设计选择不同的布线拓扑规则，AD提供了以下的拓扑规则 ● Shortest（最短）规则：定义在布线是连接所有节点的联机最短规则。 ● horizontal（水平）规则：采用连接节点的水平联机最短规则。 ● Vertical（垂直）规则：连接所有节点，在垂直方向联机最短规则。 ● Daisy Simple（简单雏菊）规则：使用链式连通法则，从一点到另一点连通所有的节点，并使联机最短。 ● Daisy-MidDriven（雏菊中点）规则：该规则选择一个Source（源点），以它为中心向左右连通所有的节点，并使联机最短。 ● Daisy Balanced（雏菊平衡）规则：选择一个源点，将所有的中间节点数目平均分成组，所有的组都连接在源点上，并使联机最短。 ● Star Burst（星形）规则：采用原则一个源点，以星形的方式去连接别的节点，并使联机最短 ● 布线优先级别选项区域设置：该规则用于设置布线的优先次序，设置的范围从0-100，数值越大，优先级越高。 布线图选项区域设置：该规则设置布线板导的导线走线方法，包括顶层和底层布线层，共有32个不限层可以设置。 拐角：45度、90度、圆形拐角。 导孔：该规则设置用于设置布线中导孔的尺寸（via diameter:导孔的直径，via hole size:到空中的通孔直径），设置时注意导孔直径和通孔直径差值不宜过小，否则将不宜于制板加工，合适的差值在10mil以上。 |
| SMT SMT表贴约束 | ● SMD To corner | |
| ● SMD To Plane | ||
| ● SMD Neck-Down | ||
| ● SMD Entry | ||
| Mask 掩藏约束 | ●Solder Mask Expansion | |
| ●Paste Mask Expansion | ||
| Plane 内电层约束 | Power plane connect style（电源层连接方式） Power plane clearance（电源层安全距离） Polygon connect style（敷铜连接方式） | 电源层连接方式：用于设置导孔到电源层的连接（ connect style：用于设置电源层和导孔的连接风格 ●relief connect：发散状连接 ●direct connect：直接连接 ●NO connect：不连接。 Conductor width文本框：用于设置导通的导线的宽度。 Conductors：用于选择连通的导线的数目，可以有2条或者4条导线供选择。 Air-gap：用于设置空隙的间隔的宽度。 Expansion：用于设置从导孔导空隙的间隔之间的距离。） 电源层安全距离：防止导线短路的最小距离。 |
| Testpoint 测试点设计 | Fabrication Testpoint Style（制作测试点风格） Fabrication Testpoint Usage（制作测试点用法） Assembly Testpoint Style（汇编…风格） Assembly Testpoint Usage（汇编…用法） | 测试点风格：该选项可以指定测试点的大小和格点大小 测试点用法： |
| Manufacturing 制造约束 | Minimum Annular Ring（最小焊盘环宽） Acute Angle（导线夹角设置） Hole Size（导孔直径设置） Layer Pairs（使用板层对） Hole To Hole Clearance Minimum Solder Mask Sliver Silk To Solder Mask Clearance Silk To Silk Clearance Net Antennae Board Outline Clearance | 最小焊盘环宽：电路板制作时最小焊盘宽度，即焊盘外直径和导孔直径之间的有效期值。 导线夹角设置：对于两条铜模导线的交角，不小于90度。 导孔直径设置：用于设置导孔的内直径大小，可以指定导孔的内直径的最大值和最小值。 使用板层对：在设计多层板时，如果使用了盲导孔，就要在这里对板层对进行设置。 |
| High speed 高速设计约束 | length | |
| Matched Lengths | ||
| Daisy Chain Stub Length | ||
| Vias Under SMD | ||
| Maximum Via Count | ||
| Placement 布局约束 | Room Definition | |
| Component Clearance | ||
| Permitted Layers | ||
| Nets to lgnore | ||
| Height | ||
| Signal integrity | ||
| Signal integrity SI 约束 | Signal Stimulus | |
| Overshoot - Falling Edge | ||
| Overshoot - Rising Edge | ||
| Undershoot - Falling Edge | ||
| Undershoot - Rising Edge | ||
| Impedance | ||
| Signal Top Value | ||
| Signal Base Value | ||
| Flight Time - Rising Edge | ||
| Flight Time - Falling Edge | ||
| Slope - Rising Edge | ||
| Slope - Falling Edge | ||
| Supply Nets | ||
| 备注 | Clearance中：where the first object matchs和where the second object matchs：其实没什么区别，就是第一个对象和第二个对象，比如A--B的间距和B--A的间距是一样的，就是让你填哪里到哪里。 Net calss：网络组。 Unknown pin和failed to add class number的完美解决方法：重新建立一个新的PCB文件就可以解决（不用新建PCB文件就能够解决以上问题的方案 | |
下一篇：PCBA加工波峰焊空焊原因及对策
